تماس با ما

هرگونه پیشنهاد و انتقاد خود را با ما در میان بگذارید

فرض کنید که یه مدار منطقی غیر همزمان دارید که دو تا مسیر پسخورد داره، حالا فرض کنید که با یک تغییر در ورودی مدار، مقدار منطقی هردو مسیر پسخورد تغییر کنه مثلا هر دو از 0 به 1 بره یا برعکس، در این وضعیت میگیم مدار رقابت (race) داره و این رقابت میتونه مشکل ساز بشه، میگید چطور؟ ادامه رو بخونید تا متوجه بشید!

ادامه مطلب: رقابت در مدارهای ترتیبی غیر همزمان

در این بخش قراره که به شما یاد بدیم چطور از یه مدار منطقی آسنکرون که به عنوان مساله به ما میدن یک جدول روند اصلی طراحی کنیم، فراموش نکیند که در این مرحله باید کلیه نیازمندی های خودمون رو مشخص کنیم و اگر موردی رو فراموش کنیم در نهایت نباید انتظار داشته باشیم که مدار کارش رو درست انجام بده مثلا اگه بهمون بگن یه فلیپ فلاپ j k طراحی کنید باید شرایط رو دقیق بیان کنیم مثلا این شرط که چه زمانی فلیپ فلاپ تریگر میشه (همراه پالس ساعت یا با پالس بالا رونده یا با پالس پایین رونده و یا ....) در طراحی نهایی موثره.

ادامه مطلب: ایجاد جدول روند اصلی

هدف این مثال طراحی یک فلیپ فلاپ T است که به هر دو لبه بالا رونده و پایین رونده پالس ساعت حساسه، فلیپ فلاپ های حساس به هر دو لبه پالس ساعت امروزه بسیار پر کاربرد اند و اساس طراحی RAM های DDR همین موضوعه، با این تفاوت که در این RAM ها به جای فلیپ فلاپ از خازن استفاده میشه (بیشتر دوست دارید بدونید اینجا کلیک کنید).

ادامه مطلب: طراحی فلیپ فلاپ T حساس به هر دو لبه پالس ساعت